PCIe 6.0标准接近完工：带宽再度翻番

早在2019年6月，PCIe 6.0标准开始制定，在两年4个月过去后的今天，PCI-SIG组织宣布，已签发v0.9版本草案，距离转正只差最后一步。

PCI-SIG总裁Al Yanes表示，v1.0正本预计今年底或者明年初公布。

正本公布后12~18个月内，将见到PCIe 6.0应用实例出现。

PCIe 6.0的主要特性：

－ 传输数据率最高64GT/s，x16带宽（双向）可达256GB/s，两倍于PCIe 5.0

－ PAM4脉冲幅度调制

－ 低延迟前向纠错(FEC)和更多相关机制，改进带宽效率

－ 基于刘控制单元(FLIT)的编码

－ 向下兼容所有旧版本PCIe

对比之下，2003年，PCIe 1.0签署时，传输数据率只有2.5GT/s，x16单向带宽只有4GB/s。

不过，Intel、NVIDIA、AMD三家对PCIe 6.0产品仍就讳莫如深。Intel目前只承诺Alder Lake、Sapphire Rapids和Ponte Vecchio支持PCIe 5.0，NVIDIA方面时BlueField-3 DPU支持PCIe 5.0，AMD还没有PCIe 5.0产品对外公布。